

Sintesi di Reti sequenziali Sincrone

Sintesi di Reti Sequenziali Sincrone

Prof. Giuseppe Ascia

Una macchina sequenziale è definita dalla quintupla $(I, U, S, \delta, \lambda)$ dove:

- I è l'insieme finito dei simboli d'ingresso
- U è l'insieme finito dei simboli d'uscita
- S è l'insieme finito e non vuoto degli stati
- $\forall \delta$ è la funzione stato prossimo
- $\forall \lambda$ è la funzione d'uscita


La funzione stato prossimo $\delta : S \times I \rightarrow S$ associa ad ogni stato presente per per ogni simbolo di ingresso uno stato futuro.

La funzione d'uscita λ genera un simbolo d'uscita.

- Macchina di Mealy: L'uscita dipende sia dallo stato sia dall'ingresso
- Macchina di Moore: L'uscita dipende solamente dallo stato

Struttura generale di una macchina sequenziale sincrona

Prof. Giuseppe Ascia



Sintesi di Reti Sequenziali Sincrone

Prof. Giuseppe Ascia

- Il problema della sintesi di una rete sequenziale consiste nella:
 - Identificazione delle funzioni δ e λ
 - Sintesi della rete combinatoria che le realizza
- Gli elementi di memoria sono costituiti da Flip-Flop
 - I flip-Flop di tipo D sono quelli usati più comunemente
- La funzione stato prossimo dipende dal tipo di bistabile utilizzato.
- La funzione d'uscita non dipende dal tipo di bistabile utilizzato.

Tabella degli stati

Prof. Giuseppe Ascia

Una FSM può essere descritta mediante la Tabella degli stati in cui

- Gli indici di colonna sono i simboli di ingresso $i_\alpha \in I$
- Gli indici di riga sono i simboli dello stato presente $s_j \in S$

Gli elementi della tabella sono:

- la coppia $\{u_\beta, s_j\}$ con $u_\beta = \lambda(i_\alpha, s_j)$ e $s_j = \delta(i_\alpha, s_j)$ (Macchine di Mealy)
- Il simbolo stato prossimo $s_j = \delta(i_\alpha, s_j)$ (Macchine di Moore)

Nelle macchine di Moore i simboli d'uscita sono associati allo stato presente

Tabella degli stati

Prof. Giuseppe Ascia

- Macchine di Mealy

	i_1	i_2	..
S_1^t	S_j^{t+1} / u_j	S_k^{t+1} / u_k
S_2^t	S_m^{t+1} / u_m	S_n^{t+1} / u_n
..

- Macchine di Moore

	i_1	i_2	..	
S_1^t	S_j^{t+1}	S_k^{t+1}	u_1
S_2^t	S_m^{t+1}	S_n^{t+1}	u_2
..

Diagramma degli stati

Prof. Giuseppe Ascia

Spesso la stesura della tabella degli stati è preceduta dalla costruzione di una rappresentazione grafica equivalente denominata *Diagramma degli stati*


Il diagramma degli stati è un grafo orientato $G(V,E,L)$

- V , insieme dei nodi
 - Ogni nodo rappresenta uno stato
 - Ad ogni nodo è associato un simbolo d'uscita (macchine di Moore)
- E , insieme degli archi
 - Ogni arco rappresenta una transizione di stato
- L , Insieme degli:
 - Ingressi e Uscite (macchine di Mealy)
 - Ingressi (macchine di Moore)

Da diagramma a tabella degli stati


Prof. Giuseppe Ascia

Macchine di Mealy



	..	i_α	..
...
S_i	S_j / u_β
..


Macchine di Moore



	..	i_α
...
S_i	S_j	u_i
..

Macchina di Mealy: esempio


Prof. Giuseppe Ascia



	0	1
S_0	$S_1 / 1$	$S_2 / 1$
S_1	$S_1 / 0$	$S_2 / 1$
S_2	$S_2 / 1$	$S_0 / 0$

Macchina di Moore: esempio

Prof. Giuseppe Ascia



	0	1	
S_0	S_1	S_2	1
S_1	S_2	S_1	0
S_2	S_0	S_2	1

Sintesi di Reti Sequenziali Sincrone

Prof. Giuseppe Ascia

Il procedimento generale di sintesi si svolge nei seguenti passi:

1. Realizzazione del diagramma degli stati a partire dalle specifiche del problema
2. Costruzione della tabella degli stati
3. Minimizzazione del numero degli stati
4. Codifica degli stati interni
5. Costruzione della tabella delle transizioni
6. Scelta degli elementi di memoria
7. Costruzione della tabella delle eccitazioni
8. Sintesi sia della rete combinatoria che realizza la funzione stato prossimo sia di quella che realizza la funzione d'uscita

Sintesi: Codifica degli stati interni

Prof. Giuseppe Ascia

Il processo di codifica degli stati ha l'obiettivo di identificare per ogni rappresentazione simbolica dello stato una corrispondente rappresentazione binaria.

In seguito alla codifica la ***Tabella degli stati*** viene trasformata in ***Tabella delle Transizioni***

In questa fase è necessario affrontare i seguenti problemi:

- Scelta del codice
 - A minimo numero di bit
 - One-Hot
 - Distanza Minima
- Identificazione della codifica di ogni stato

Sintesi: Codifica degli stati

Prof. Giuseppe Ascia

Una volta scelto il codice, la codifica degli stati influisce sia sull'area sia sulle prestazioni del dispositivo

Il numero di possibili codifiche per il codice a minimo numero di bit è:

$$\frac{(2^{\lceil \log |S| \rceil} - 1)!}{(2^{\lceil \log |S| \rceil} - |S|)! * \lceil \log |S| \rceil!}$$

Per $|S|=8$ si hanno 840 possibili codifiche

Spesso, scelto il codice si preferisce non ricorrere ad alcuna strategia di codifica

Sintesi: Codifica degli stati

Prof. Giuseppe Ascia

Binario Naturale:

- Il numero di bit è minimo
- al primo stato corrisponde la configurazione di bit associata a 0, al secondo stato corrisponde la configurazione di bit associata a 1, ..
- L'ordinamento degli stati è quello determinato in fase di realizzazione della tabella degli stati

•One-Hot

- Il numero di bit è pari al numero degli stati
- In ogni codifica un solo bit assume il valore 1, tutti gli altri assumono valore 0

	Binario Naturale	One-Hot
S_0	00	001
S_1	01	010
S_2	11	100

Esempio di sintesi (fino al passo 5, senza minimizzazione)

Prof. Giuseppe Ascia

Specifica:


Realizzare la sintesi di un sistema con due ingressi ed una uscita che abbia il seguente comportamento:

Ingressi 00:	l'uscita non cambia valore
Ingressi 01:	l'uscita assume il valore 0
Ingressi 10:	l'uscita assume il valore 1
Ingressi 11:	l'uscita assume il valore opposto

Esempio di sintesi: passo 1 e 2

Prof. Giuseppe Ascia

1) Diagramma degli stati (Macchina di Moore)



2) Tabella degli stati

	00	01	11	10	U
S ₀	S ₀	S ₀	S ₁	S ₁	0
S ₁	S ₁	S ₀	S ₀	S ₁	1

Esempio di sintesi: passo 3 e 5

Prof. Giuseppe Ascia

	00	01	11	10	U
S_0	S_0	S_0	S_1	S_1	0
S_1	S_1	S_0	S_0	S_1	1

3) Codifica Naturale

$$S_0 = 0; \quad S_1 = 1$$

$$S_0 = 1; \quad S_1 = 0$$

5) Tabella delle transizioni

	00	01	11	10	U
0	0	0	1	1	0
1	1	0	0	1	1

	00	01	11	10	U
1	1	1	0	0	0
0	0	1	1	0	1

Esempio di sintesi: passo 3 e 5

Prof. Giuseppe Ascia

	00	01	11	10	U
S_0	S_0	S_0	S_1	S_1	0
S_1	S_1	S_0	S_0	S_1	1

3) Codifica One-Hot

$$S_0 = 01; S_1 = 10$$

$$S_0 = 10; S_1 = 01$$

5) Tabella delle transizioni

	00	01	11	10	U
01	01	01	10	10	0
10	10	01	01	10	1

	00	01	11	10	U
10	10	10	01	01	0
01	01	10	10	01	1

Sintesi: Scelta del bistabile (passo 6)

Prof. Giuseppe Ascia

La tabella delle transizioni descrive la relazione tra i bit dello stato presente e quelli dello stato futuro

- La configurazione in bit dello stato presente è in diretta corrispondenza con l'uscita degli elementi di memoria
- La configurazione in bit dello stato futuro indica ciò che si vuole ottenere.

Cambiando il tipo dei bistabili variano i segnali che bisogna generare per realizzare la transizione stato presente-stato futuro.

I segnali di ingresso di un bistabile prendono il nome di eccitazioni.

La *tabella delle eccitazione* di un bistabile rappresenta lo strumento per passare dalla **tabella delle transizioni** alla **tabella delle eccitazioni** di una specifica macchina a stati.

Sintesi: Scelta del bistabile (passo 6)

Prof. Giuseppe Ascia




Tabelle delle transizioni ed eccitazioni

Prof. Giuseppe Ascia

Tabelle delle Transizioni

C	S	R	Q*
0	-	-	Q
1	0	0	Q
1	0	1	0
1	1	0	1
1	1	1	-

C	J	K	Q*
0	-	-	Q
1	0	0	Q
1	0	1	0
1	1	0	1
1	1	1	Q'

C	D	Q*
0	-	Q
1	0	0
1	1	1

C	T	Q*
0	-	Q
1	0	Q
1	1	Q'

Tabelle delle eccitazioni

Q	Q*	C	S	R
0	0	0	-	-
1	1	0	-	-
0	0	1	0	-
0	1	1	1	0
1	0	1	0	1
1	1	1	-	0

Q	Q*	C	J	K
0	0	0	-	-
1	1	0	-	-
0	0	1	0	-
0	1	1	1	-
1	0	1	-	1
1	1	1	-	0

Q	Q*	C	D
0	0	0	-
1	1	0	-
0	0	1	0
0	1	1	1
1	0	1	0
1	1	1	1

Q	Q*	C	T
0	0	0	-
1	1	0	-
0	0	1	0
0	1	1	1
1	0	1	1
1	1	1	0

Sintesi: Scelta bistabile e costruzione tabella delle eccitazioni (passi 6 e 7)

Prof. Giuseppe Ascia

3) Codifica Naturale: $S_0 = 0$; $S_1 = 1$

5) Tabella delle transizioni

$Q \begin{matrix} i_H \\ i_L \end{matrix}$	00	01	11	10	U
0	0	0	1	1	0
1	1	0	0	1	1

6) Scelta del tipo di bistabile:
FF SR

Q	Q*	C	S	R
0	0	0	-	-
1	1	0	-	-
0	0	1	0	-
0	1	1	1	0
1	0	1	0	1
1	1	1	-	0

7) Tabella delle eccitazioni

$Q \begin{matrix} i_H \\ i_L \end{matrix}$	00	01	11	10	U
0	0-	0-	10	10	0
1	-0	01	01	-0	1

Sintesi delle reti combinatorie (passo 8)

Prof. Giuseppe Ascia

7) Tabella delle eccitazioni

$i_H i_L$	00	01	11	10	U
Q					
0	0-	0-	10	10	0
1	-0	01	01	-0	1

8) Sintesi

Mappa di Karnaugh S

$i_H i_L$	00	01	11	10	U
Q					
0	0	0	1	1	0
1	-	0	0	-	1


Mappa di Karnaugh R

$i_H i_L$	00	01	11	10	U
Q					
0	-	-	0	0	0
1	0	1	1	0	1

$$S = i_H Q'$$

$$R = i_L Q$$

$$U = Q$$



Sintesi: Scelta bistabile e costruzione tabella delle eccitazioni (passi 6 e 7)

Prof. Giuseppe Ascia

3) Codifica Naturale: $S_0 = 0$; $S_1 = 1$

5) Tabella delle transizioni

$Q \begin{matrix} i_H \\ i_L \end{matrix}$	00	01	11	10	U
0	0	0	1	1	0
1	1	0	0	1	1

6) Scelta del tipo di bistabile:
FF JK

7) Tabella delle eccitazioni

Q	Q^*	C	J	K
0	0	0	-	-
1	1	0	-	-
0	0	1	0	-
0	1	1	1	-
1	0	1	-	1
1	1	1	-	0

$Q \begin{matrix} i_H \\ i_L \end{matrix}$	00	01	11	10	U
0	0-	0-	1-	1-	0
1	-0	-1	-1	-0	1

Sintesi delle reti combinatorie (passo 8)

Prof. Giuseppe Ascia

7) Tabella delle eccitazioni

$i_H i_L$	00	01	11	10	U
Q					
0	0-	0-	1-	1-	0
1	-0	-1	-1	-0	1

8) Sintesi

Mappa di Karnaugh J

$i_H i_L$	00	01	11	10	U
Q					
0	0	0	1	1	0
1	-	-	-	-	1


$$J = i_H$$

Mappa di Karnaugh K

$i_H i_L$	00	01	11	10	U
Q					
0	-	-	-	-	0
1	0	1	1	0	1

$$K = i_L$$

$$U = Q$$



Sintesi: Scelta bistabile e costruzione tabella delle eccitazioni (passi 6 e 7)

Prof. Giuseppe Ascia

3) Codifica Naturale: $S_0 = 0$; $S_1 = 1$

5) Tabella delle transizioni

6) Scelta del tipo di bistabile:
FF D

7) Tabella delle eccitazioni

$Q \backslash i_H i_L$	00	01	11	10	U
0	0	0	1	1	0
1	1	0	0	1	1

	Q	Q*	C	D
0	0	0	0	-
1	1	1	0	-
0	0	0	1	0
0	1	1	1	1
1	0	1	1	0
1	1	1	1	1

$Q \backslash i_H i_L$	00	01	11	10	U
0	0	0	1	1	0
1	1	0	0	1	1

Sintesi delle reti combinatorie (passo 8)

Prof. Giuseppe Ascia

7) Tabella delle eccitazioni

$Q \backslash i_H i_L$	00	01	11	10	U
0	0	0	1	1	0
1	1	0	0	1	1

8) Sintesi

Mappa di Karnaugh D

$Q \backslash i_H i_L$	00	01	11	10	U
0	0	0	1	1	0
1	1	0	0	1	1

$$D = i_H Q' + i_L Q$$

$$U = Q$$

